Facebook
LinkedIn
X
LINE
Reddit
WhatsApp
Kakao
AI 資料中心叢集規模持續擴大，資料搬運需求隨之大增，傳統銅線互連已達到物理極限。共同封裝光學 (Co-Packaged Optics, CPO) 被視為下一代 AI 基礎設施的關鍵互連方案之一。台積電 COUPE 平台預計 2026 年進入量產，代表 CPO 正式從實驗室走向商業化。
然而，在關鍵的 CPO 檢測環節，目前仍缺乏統一標準，且測試過程仰賴人工操作，成為 CPO 晶片量產的一大瓶頸。
AI 互連技術展望：NVIDIA 領航 CPO 與矽光子架構轉型
NVIDIA 將 AI 競爭轉向系統級互連，以矽光子技術把電訊號轉為光訊號。CPO 讓光引擎緊鄰晶片，光互連滲透率 。TrendForce 預期未來數年大幅攀升。
解析 CPO 佈局CPO 技術瓶頸與檢測挑戰
CPO 將光學元件整合至光子積體電路 (Photonic Integrated Circuit, PIC)，再與傳統積體電路 (Electrical Integrated Circuit, EIC) 共同封裝在同一顆晶片內，以光路取代電路，降低功耗與延遲。由 PIC 與 EIC 鍵合而成的元件稱為光引擎 (Optical Engine, OE)。
有別於傳統 EIC 測試單純以電學為主，PIC 包含光耦合器 (Coupler)、調變器 (Modulator)、光檢測器 (Photodetector, PD)、光濾波器 (Optical Filter)、光波導 (Optical Waveguide) 等大量光學元件；OE 則需涵蓋電學、光學及光電交互影響的理論基礎，大幅提升測試複雜度。
台積電 COUPE (Compact Universal Photonic Engine) 採用 SoIC Face-to-Face (F2F) 堆疊技術，將 EIC 透過 Hybrid Bonding 直接鍵合至 PIC 上方，並整合淺介質通孔 (TDV)、嵌入式微透鏡 (Microlens) 與金屬反射鏡 (Metal Reflector)。
PIC 需要檢測插入損耗 (Insertion Loss, IL)、偏振依賴損耗 (Polarization Dependent Loss, PDL)、光響應度(Responsivity)、波導傳播損耗 (Waveguide Propagation Loss)、光路串擾 (Crosstalk) 等指標，但目前尚無統一的檢測標準。
另一項挑戰是光學探針的精準對位。光耦合 (Coupling) 技術將來自光纖的外部光線導入 OE 內的光波導 (Optical Waveguide)。然而，單模光纖纖芯的截面積約 78.5µm2，光波導截面積約僅 0.099µm2，兩者截面積相差近 800 倍，若無法進行 nm 級的精準對位，將產生龐大的耦合損耗。
所以，光學探針的光纖陣列需要與晶圓或晶片表面維持一定間距，並細緻調整相對於 Coupler 的角度，以最大化光功率傳輸，且須在不同波長區間逐一檢測。如此精細的操作目前仍仰賴人工，平均一顆 PIC 全檢 (100% Inspection) 約需 100 秒以上，成為 CPO 晶片量產的關鍵瓶頸。
圖 1. EIC 測試與 PIC 測試需求比較，涵蓋測試原理、對位精度、產業成熟度、主要探針卡供應商四大面向。
CPO 檢測四層級：OWAT 最關鍵
CPO 晶片製程中，檢測層級包含：
- PIC 晶圓級測試：電、光直流測試，如功率、損耗、暗電流等基礎光學測試。
- EIC-PIC 晶圓級測試：電光 (E/O)、光電 (O/E)、光光 (O/O) 等調變功能測試、高速測試、S 參數測試。
- OE 級測試：全流程校準、直流測試、高速測試、光環回測試、S 參數測試。為確認良好光引擎 (Known Good Optical Engine, KGOE) 的關鍵節點。
- 先進封裝模組級測試：全系統功能驗證、光環回測試。
其中，PIC 晶圓級測試（Wafer Acceptance Test, WAT；亦稱 OWAT）最關鍵，因為 PIC 通常採用成熟製程節點，但 EIC 一般採用先進製程節點，若可以在 PIC 晶圓上就檢測出不良的 PIC，避免不良的 PIC 與昂貴的 EIC 鍵合，就能大幅減少 EIC 報廢以及後續的製程損失。
圖 2. CPO 製程與檢測層級示意圖，從晶圓級測試 (WAT) 到系統級測試。
CPO 檢測設備供應鏈競爭格局
傳統 EIC 自動化測試設備 (Automated Test Equipment, ATE) 市場由 Advantest 與 Teradyne 壟斷。由於開發 CPO 測試設備需要同時具備 EIC、PIC 檢測技術，兩大廠商近年積極與 PIC 探針技術廠商合作：Advantest 與 FormFactor 合作，Teradyne 則於 2025 年收購 Quantifi Photonics，並與 ficonTEC 合作。
（一）Advantest & FormFactor
Advantest 與 Jenoptik、Ayar Labs 在 2024 年 6 月共同推出 UFO Probe Card，在單一探針卡整合電性探針與光學探針，不僅可一站式完成電、光信號傳輸測試，更採用光學對準容差補償 (Alignment Tolerance Compensation) 技術，光學探針的輸出光束經過特殊設計，就算 prober 定位出現微小偏差，光訊號仍能進入 PIC 的 Coupler，大幅縮短對位時間。
圖 3. UFO Probe Card from Advantest, Jenoptik, and Ayar Labs.
來源：Advantest
2025 年 4 月，Advantest 進一步與 FormFactor 合作推出 V93000-Triton 光子測試設備，採用 9 軸光子對準技術，搭配 FormFactor OptoVue Pro 光學對準系統，其中的 CalVue 技術可以實現 Z 軸位移和光學定位的原位校準，原理為採用獨特的反射鏡 (Retro-Mirror) 技術觀察光纖陣列，再透過自動化機器視覺演算法即時校準，減少光纖對位的時間。
圖 4. V93000-Triton Photonic Test Solution from Advantest and FormFactor.
來源：Advantest
圖 5. FormFactor's OptoVue Pro
來源：FormFactor
（二）Teradyne & ficonTEC
2025 年 3 月，Teradyne 與德國 ficonTEC（現為中國 Robo Technik 子公司）宣佈合作推出業界第一款針對矽光子測試的量產型 300mm 雙面晶圓探針測試系統，由 ficonTEC 提供具有 50nm 範圍精密對位技術的雙面晶圓測試設備 WLT-D2。Teradyne 則提供 UltraFLEXplus ATE、IG-XL 系統軟體。
ficonTEC WLT-D2 具有雙面測試能力，可以同時對晶圓的上表面進行電學測試，對下表面進行光學測試，提升測試效率。後續推出的 DLT-D1 為雙面測試的晶片級測試設備，最多可以同時連接 3 個平行測試頭，提升吞吐量並降低測試成本。隨著 DLT-D1 加入，ficonTEC 具備完整的晶圓級到晶片級的 CPO 測試產品組合。
（三）致茂
致茂為全球 SLT 設備龍頭，其光電二極體燒機及可靠度測試系統 Model 58604/58604-C/58606 系列針對 3D Sensing、LD、PD、modulator 等 PIC 元件的可靠度測試。Model 58606 每層模組提供 256 個 SMU 通道，可以裝配 7 層，共 1,792 個通道。憑藉在 SLT 段的光學檢測技術，致茂亦投入研發 CPO 檢測設備。
（四）Keysight
全球量測儀器龍頭 Keysight 以高速測試設備聞名，並提供完整的 PIC 晶圓測試解決方案，且適用於 FormFactor Velox 探針台控制軟體。
Keysight N778x 系列的偏振合成器可以快速切換入射光不同的極化狀態 (States of Polarization, SOP)，再透過 N7700100C 偏振 Lambda Scan (LS) 軟體，使用矩陣方法推算 IL、PDL、TE/TM IL 等數值。因此，該設備不需要使用保偏光纖 (Polarization-Maintaining Fiber, PMF)，也不需要事先針對多個波長點逐一修正極化狀態，大幅提升測量效率。此外，Keysight 的極化穩定技術 (SOP Stabilization) 能將輸入光的極化狀態鎖定在特定位置，確保在整個波長掃描過程中，光耦合保持穩定。
（五）光焱科技
光焱科技與宜特於 2025 年 9 月合作推出 Night Jar 矽光子晶片檢測平台，為一款可以直接搭載在任何廠商、任何測試層級（WAT、CP、FT 等）探針台上的外掛高光譜成像分析系統，致力於解決過往僅能透過反射光線大致推測光波導漏光位置，且僅能提供光損總值或平均值的痛點。
Night Jar 特點為精準定位漏光位置，量測特定的波導段或光學元件的定量光損值 (Quantitative IL Value) 等，並視覺化呈現，支援晶圓級光損耗映射 (Wafer-Level Optical Loss Mapping)，使研發人員更精準、快速地針對缺陷改善良率。
圖 6. CPO 檢測設備供應鏈總覽，涵蓋光學探針、量測儀器與系統、自動化測試設備 (ATE) 三大類別。
CPO 檢測設備供應鏈機會
隨著晶片設計愈趨複雜，SoC 測試難度大幅提升，單一晶片的測試站點與檢測時間持續增加，推升測試設備在整體半導體生產設備 (Semiconductor Production Equipment, SPE) 資本支出的佔比。TrendForce 預期在 CPO 晶片加入產品組合的情況下，半導體業對測試設備的資本支出將進一步提升。
